



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 61000992 A

(43) Date of publication of application: 06.01.86

(51) Int. CI

G11C 7/00 G11C 11/34

(21) Application number: 59122371

(22) Date of filing: 14,96,84 (72) Inventor:

(54) SEMICONDUCTOR MEMORY

(57) Abstract

PURPOSE: To vary the bit constitution of a memory by reading and writing selectively data from and on plural memory cell arrays having the same word and bit constitutions.


CONSTITUTION: Since there are two memory cell arrays 1 having the constitution of (8k words)x(4 bits), this memory has the 64k-bit storage capacity as the whole. In case that this 64k-bit RAM is used as a memory having the constitution of (8k workds)x(8 bits), a selecting signal 23 and a -CS signal 8 are set to the low level to turn off a bus connection switch 16, and the 8-bit width (D₀WD₂) is secured with respect to a data bus. Switching between input buffers 11 and 14 and output buffers 12 and 15 is performed by a -WE signal 9. In case that data of the 4-bit width is handled, that is, the memory is used as an RAM having the constitution of (16k works)x(4 bits), the selecting signal 23 is set to the high level, and the -CS signal 8 is set to the low level, and a data bus 10 of lower bits is used as the 4-bit data bus.

(71) Applicant:

MATSUSHITA ELECTRIC IND CO. LTD

WATARI SHIGERU

COPYRIGHT: (C)1986, JPO& Japio



⑩日本国特許庁(JP)

⑩ 特許出願公開

母公開特許公報(A) 昭61-992

@Int_Cl_4 G 11 C 7/80 庁内整理番号 6549-5B 7230-5B ❸公開 昭和61年(1986)1月6日

11 C 7/80 11/34

230--5B 審査請求 未請求 発明の数 1 (全4頁)

の発明の名称 半導体メモリ

②特 顧 昭59-122371 ②出 顧 昭59(1984)6月14日

29出 願 昭59(1984)6月14日 ②発 明 者 渡 里 滋 門真市大字門真1006番地 松下電工株式会社内

識別記号

⑪出 顧 人 松下電器產業株式会社 門真市大字門真1006番地

⑩代 理 人 弁理士 中尾 敏男 外1名

96 APR

1、発明の名称

半導体メモリ

2 、特許請求の範囲

同一のワード数とピット概を有する複数個のメ モリセルアレイと、前記メモリセルアレイと同じ ピット概を有する複数個のデータバスと、前記デ タパスの入出力パッファを選択的に活性化する 手段と、前記データパスを相互に選択的に接続す な手段とからなることを特徴とする半導体メモ 5g

3、発明の詳細な説明

産業上の利用分野

本発明はLSIメモリの回路構成に関するもの である。

従来例の構成とその問題点

近年LSIメモリでは高速・大容量化が図られると共化、メモリのビット構成の多様化がなされ つわるる。1、4、8ビット構成の多様化がなされ れぞれダイナミック及びスタティックRAMML いて開発されているが、その構成は販定されたも

のであって自由にビット構成を変更できなかった。 以下に従来のLSIメモリ(64KビットRAM) の回路構成について第1図と共に説明する。第1 図において、1はメモリセルアレイでありBKワ ード×8ビット構成にたっている。2 は8Kワー ドのアドレッシングを行なうためのアドレスバス であり、An ~A12 の13本のアドレス銀で構成 される。3はBビット幅のデータバス(Do~Dz) であり、データの入力パッファ4と出力パッファ ちはそれぞれ制御線6及びでによって制御される。 観御線6及び7の信号は、チップセレクト信号8 (CS)及びライトネーブル信号の(WE)から作ら れ、WE信号によってデータのライトモードとリー ドモードの切換えが行なわれる。従って、データ は常に8ビット単位でリード・ライトされる事に なる。

この様に上記の例では、RAMのビット構成が Bビットに固定されているため、他のビット構成 例えば4ビット構成のデータをリート・ライトし ようとすればアドレス空間は8Kワードに固定さ れているのでセドラードメイセットのエネビットの配館等量(8 4 Kビットの平分) しか他用で まず、非電圧を利用効率が悪いという問題点を有して でかり、システムのデータペスのビット値に見ら ったビット構造の見み料をされぞれ便むなければ なるなかった。

条件の目的

本場領はとの様を使来の問題に対し、L8 Jメ モリのビット構成を固定的なものから可能にし、 扱りデータのビット幅成対応してメモリのビット 構成を選択することを自めとする。

総明の存成

本現明は、同一ワード及びビット構成からをる 模数値のメモリセルアンイを選択的化リード・ラ イトする事で、メモリのビット構成を可談にした ものである。

実施例の影切

 ビット有成のメモデセルアンイであり、これが2 組あるので全部でも4 X ビットの影像容量を有す

2組のメモリエルアレイのアドレッシングを行 を介めに大海にアドレスパス a(A₀-A₁₂)を を介ってのは下弦とどっト編のデータパス(D₀-D₀)であり、入力パッファ11及び四刀パッファ 12に接続すれる。同様に10はビット編 のデータパス(D₄-D₇)であり、入力パッファ14 及び出フパッファ15に関数されん。1.0はデータパスのでは、12 メイスの下弦々ビットを上位々ビットをそれぞれ 製御される。

入力パッファ11,1年は元年れ制御館17,19により制物を17,19により制物を16,20により制物される。 はそれぞれ新物館16,20により制物される。 上型17でよ1の制約線は、テップモレタトの号の(WE)の組合 せとアドレス拡加のためのアドレメ信号22(A₄3) メディタのヒシト電管のセットとセミンととせい

換える為の選択信号23(4/8 Select)の網合せでもって制御される。

一方4ビット係のデータを扱いたい場合、すな わち1 0 K ワート× 4 ビット補成の R A M として 使りときば、選択信号2 3 を ハイレベル・ CS な

以上の本実施例だよれば、記憶容量が64度に マトのBAMを6まワード×8ビット構成だけで なく16まワード×4ビット構成としても恢りと よができる。

発明の効果

NIAMY + *****

特徵81-992(3)

ルフレイと同じてット級のデータバルを入出力パッファを介してセルアレイと解析し、その人出力パッファを漏状的に接性すると大化データバメ・を加工に遅れては、ないまなどです。 傷のデータジアドレメバスによってお聞された粉 油ボリード・タイトできる。使って、本週明にかかる中央体メセリを使えば、デーメロというが、 収えられるので、ロビッドバスにもメビットバス にも無様円線であり、しからメモリの記憶体書を 条数な代慮りとおである。


この様化、本張男はケータのビット偏が差状可能で沢月性化審分、しかもメモリの使用効率の高い単単サメモリを実算しつるものである。

▲、脳関の簡単な影響


第1個は従来のLSIメモリの回路機成態、第 2回対本発明の一类推倒のLSIメモリの回路機 成限である。

1 ……メモリセルアレイ、11 ,1 4 ……入力 パッファ、12 ,16 ……出力パッファ、1 1 ~ 21 ……劉朝頼、10 ……下佐ムビットデルタバ ズ(D_O〜D_S)、1ま……上位4ビットデータバス(D₄〜D₇)、16……バス振振スイッチ、22 ……拡張ブドレス(A₁₂)、2ま……ビット爆選 教(4/8 Beleat)₀

代理人の氏名 弁理士 中 超 敏 男 指か1名



1 25



į